大多數(shù) FPGA 設計人員都充滿熱情地開展專業(yè)化問題解決和創(chuàng)造性工作，當然，他們工作壓力也相當大，工作流程也非常單調(diào)乏味。幸運的是，EDA 公司和 FPGA 廠商不斷開發(fā)新的工具和方法，推進繁瑣任務的自動化，幫助設計團隊集中精力做好創(chuàng)造性工作。下面我們就來看看 FPGA 工具流程的演進發(fā)展，了解一下現(xiàn)代 FPGA 團隊是如何利用 RTL分析、約束生成和綜合導向來減少設計迭代的。
如果您已經(jīng)是一名 FPGA 設計專業(yè)人士，那么將擁有輝煌的職業(yè)發(fā)展前景，因為越來越多傳統(tǒng)上需要 ASIC 實現(xiàn)的設計現(xiàn)已改用 FPGA。隨著新一代芯片工藝技術的推出，設計 ASIC的成本正呈幾何級數(shù)增加。與此同時，F(xiàn)PGA 廠商則能利用最新工藝技術實現(xiàn)新一代產(chǎn)品，且不會讓客戶承擔過重的成本負擔。
但不容樂觀的是，F(xiàn)PGA 設計相當復雜，需要跟 ASIC 流程一樣復雜的工具流程，這往往需要整個設計團隊的共同努力才能完成，而不能光靠一名設計人員。因此，F(xiàn)PGA 設計團隊在著手ECO 或新項目之前應認真分析現(xiàn)有的工具套件。那么好消息呢?就是新一代EDA 工具如雨后春筍般涌出，可助他們一臂之力。設計人員可選擇采用標準數(shù)據(jù)格式且易于安裝和使用的工具，簡化流程集成工作，而且能夠在選定的平臺(不管是 Windows 還是 Linux)上實現(xiàn)本機運行。
FPGA 工具流程的發(fā)展演進
這些年來，F(xiàn)PGA 設計日趨復雜，工具流程也隨之發(fā)展，而且越來越像 ASIC流程。上世紀 90 年代，F(xiàn)PGA 流程(見圖 1 的流程 A)跟當時的簡易 ASIC 流程一樣，最初以 RTL 為基礎，并采用綜合及布局布線工具。隨著設計變得進一步復雜化，F(xiàn)PGA 團隊在流程中增加了時序分析功能，幫助客戶確保設計能按指定的頻率運行。今天的 FPGA已經(jīng)發(fā)展為龐大的系統(tǒng)平臺，設計團隊通常要通過 RTL 分析來最小化設計迭代，并確保設計能夠實現(xiàn)相應的性能目標。
